台积电CoWoS工艺技术路线深度分析报告

基于全面的信息收集与分析，现在为您提供台积电CoWoS工艺技术路线的深度投研报告。

---

CoWoS（Chip-on-Wafer-on-Substrate）是台积电于2012年推出的2.5D先进封装技术，其核心价值在于通过**矽中介层（Silicon Interposer）**实现多芯片异质整合，将逻辑芯片与高带宽内存（HBM）垂直集成于同一封装内[1]。该技术大幅缩短了芯片间信号传输距离，降低了延迟，同时提升了带宽和能效比，成为支撑AI时代高性能计算的关键底层技术[2]。

随着摩尔定律在前端制造领域逐渐触及物理极限，半导体效能增长动能已从前端晶圆制造转向后端先进封装。台积电的CoWoS技术正是在这一背景下，从"封"向"构"升级，成为突破算力瓶颈的核心解决方案[1]。

截至2026年初，台积电CoWoS生产线已基本售罄，"热单"优先生产溢价创下历史新高，确保封装产能已成为科技巨头构建下一代AI基础设施的

[3]。英伟达已锁定2026年近60%的CoWoS总产能，以支持其向12个月密集型发布周期的转型[3]。

---

台积电CoWoS技术已演化出三个主要版本，其核心差异在于

，分别针对不同应用场景和成本需求进行优化。

技术指标	详细参数
中介层材料	矽中介层 + TSV（穿矽通孔）
最大封装尺寸	约2,500 mm²（约3.3倍光罩尺寸）
HBM支持能力	最多8颗HBM堆叠
制造成本	高（使用高纯度矽材与TSV制程）
技术成熟度	高（已大规模量产）
典型应用	NVIDIA H100/H200、AMD MI300

CoWoS-S是最早推出的版本，技术最为成熟。矽中介层具备极高的布线密度与优良的电气特性，能够提供数百至数千组互连线路，数据传输延迟低、串音小，是AI芯片封装的首选方案[2]。然而，由于矽的材料特性较脆弱，尺寸放大后良率难以达标，且生产成本极高[4]。

技术指标	详细参数
中介层材料	重分布层（RDL）：聚合物与铜线构成
最大封装尺寸	约2,000 mm²
HBM支持能力	最多6颗HBM堆叠
制造成本	低
技术成熟度	中等（早期产能阶段）
典型应用	网通设备、边缘AI、定制IPU

CoWoS-R采用RDL中介层替代矽中介层，具有较高的弹性，可支持更多样化的芯片尺寸与配置[2]。虽然布线密度与导电性不及矽中介层，但对于中阶运算或特化运算（如AI加速器）已足够使用。该技术可有效降低制造成本并缩短集成时间[4]。

技术指标	详细参数
中介层材料	局部矽互连（LSI）+ RDL混合架构
最大封装尺寸	3,000 mm²以上（Gen2可达5.5倍光罩尺寸）
HBM支持能力	最多12颗HBM堆叠
制造成本	中等（介于S与R之间）
技术成熟度	高（已实现量产）
典型应用	NVIDIA Blackwell（GB200/GB300）、Rubin系列

CoWoS-L是CoWoS-S的"巨大升级版"，结合了矽中介层与RDL双方优点[2]。局部区域以矽中介层（LSI）串连芯片对芯片的高速互连，其他区域则运用RDL提供高度灵活的整合能力。该技术突破了大尺寸矽中介层的良率瓶颈，同时保留硅中介层的优良特性，成为台积电先进封装的[1]。

图表说明：上图展示了台积电CoWoS技术的演进历程，包括：（1）中介层尺寸与HBM集成量的时间演进趋势；（2）三种CoWoS技术的核心参数对比；（3）产能扩张计划；（4）关键技术里程碑时间表。

---

根据台积电2025年北美技术研讨会最新规划[5]：

时间节点	技术规格	HBM集成	目标应用
2024年	CoWoS-L Gen1（3.3-4.0x光罩）	8颗HBM	NVIDIA Blackwell（B100/B200）
2025年	CoWoS-L Gen2（4.0-4.5x光罩）	12颗HBM	NVIDIA GB300
2026年	CoWoS-L Gen2（5.5x光罩）	12颗HBM	NVIDIA Rubin
2027年	CoWoS-L Gen3（9.5x光罩）	12+颗HBM	NVIDIA Rubin Ultra

• 2027年量产目标：
  实现9.5倍光罩尺寸（约12,015 mm²）的中介层量产，可支持12个或更多HBM与先进逻辑芯片的高效集成[1]
• 客户首发：
  Rubin Ultra预计将成为首个采用9.5倍光罩规格的产品[5]
• 集成式供电方案：
  将在CoWoS中引入集成式供电技术，提升AI应用的供电密度[5]

台积电正在开发新一代

，核心创新在于将封装载体从圆形的矽晶圆更换为方形面板[6]：

技术指标	CoWoS（传统）	CoPoS（新一代）
封装载体	12吋圆形晶圆（300mm）	方形面板（310×310mm或更大）
面积利用率	约70-75%	约95%+
单次制程芯片数	16颗（B200）	60+颗
成本潜力	高	降低20-30%

• 2026年：
  建造CoPoS试点生产线[1]
• 2027年：
  重点改进工艺，满足合作伙伴要求[1]
• 2028年底-2029年初：
  实现量产[1]
• 产能布局：
  位于台湾嘉义的AP7工厂将成为CoPoS先进封装技术的生产中心[1]

台积电还推出了基于CoWoS的

，采用芯片后制程工艺，算力是当前Blackwell系列所用CoWoS封装的[5]，预计2027年量产。Cerebras和特斯拉Dojo对该技术表现出浓厚兴趣。

据报道，英伟达正在与台积电合作开发CoWoP封装技术[4]：

• 核心技术：
  取消独立的底层基板，转而采用高质量基板级PCB（SLP）作为替代
• 七大改进：
  信号完整性提升、电源完整性强化、散热效能提升、降低PCB热膨胀系数、改善电迁移、降低ASIC成本、支持更弹性的芯片模块整合方式
• 测试时间：
  预计2025年8月对英伟达GB100超级芯片进行功能性测试[1]

图表说明：上图展示了CoWoS技术演进的时间线以及不同技术版本在各应用场景的适用性匹配。

---

根据行业分析数据[1]：

时间节点	总CoWoS产能（月）	CoWoS-L产能（月）	CoWoS-S产能（月）	CoWoS-R产能（月）
2024年Q4	3.5万片	1.0-1.5万片	2.0万片	较少
2025年Q4	7.5-8万片	4.5万片	2.0万片	1.0万片
2026年Q4	9.5万片	6.0万片	1.5万片	2.0万片
2027年Q4	13.5万片	8.5万片	1.0万片	2.0万片
2028年	15万片	12.0万片	1.0万片	2.0万片

• 2022-2026年复合增长率（CAGR）：
  预计超过50%[4]
• 2024-2025年目标：
  产能增长超过100%[4]
• 2025-2026年目标：
  达到供需平衡[4]
• CoWoS-L主导：
  预计未来CoWoS系列产能中，CoWoS-L将占据主要份额[1]

台积电正加速全球先进封装产能布局[1]：

工厂/设施	位置	预计时间	聚焦技术
竹南AP6B厂	台湾	2024年Q3月产能达3.3万片	全自动化3DFabric工厂
台中AP5B厂	台湾	2025年上半年运营	CoWoS为主，部分SoIC产能
嘉义科学园区封装厂	台湾	2025年Q3完工装机	CoWoS，2028年量产
群创南科AP8厂	台湾	2025年下半年试产	CoWoS
高雄K28厂	台湾	2026年完工	CoWoS产能
美国亚利桑那厂	美国	规划中	CoPoS先进封装

• AI训练与推理芯片对高带宽封装需求持续提升[1]
• NVIDIA、AMD等大客户持续推出新一代AI芯片[2]
• 各大科技公司自研AI芯片（如Google TPU、AWS Trainium）需求增长[3]

• CoWoS制程涉及HBM等高价值部件堆叠连接，良率控制成为核心挑战[1]
• 先进封装产能建设周期长、设备投资大[3]
• 人才与供应链资源有限[5]

---

随着封装尺寸与密度增加，热管理与封装机械稳定性成为设计瓶颈[2]：

• 多掩模板拼接用于制造更大尺寸硅中介层，但良率控制难度加大[1]
• 大尺寸矽中介层带来成品率下降问题[1]
• 混合键合对洁净室环境要求极高，堪比前端晶圆制造[3]

• 每一代新制程的研发和建厂成本呈指数级增长[2]
• 先进封装设备投资回报周期较长[3]
• CoWoS-L虽成本低于CoWoS-S，但仍高于传统封装[4]

• 第六代HBM4集成加剧技术复杂性，需要极高的垂直和水平互连密度[3]
• 键合过程中对热变形非常敏感[3]
• 封装不再是传统后道工艺，而是计算引擎不可分割的一部分[3]

挑战类型	解决方案
大尺寸中介层良率	转向CoWoS-L，采用LSI+RDL混合架构[1]
成本优化	发展CoWoS-R用于中端应用[4]
面板级扩展	开发CoPoS技术提升面积利用率[6]
散热问题	探索碳化硅中介层替代方案[4]

CoWoS已形成两种主要合作框架[1]：

1. "台积电 + 第三方OSAT"模式：
   台积电完成中介层与堆叠互连（CoW），封装由日月光等OSAT完成（on Substrate）
2. "第三方晶圆厂 + OSAT"模式：
   联电、格芯提供中介层，由安靠、日月光等完成封装

• 引入先进光罩拼接技术[2]
• 开发大型晶圆处新工艺[2]
• 探索面板级封装以改善良率[5]
• 强化全流程质量控制体系[1]

---

客户	产品系列	采用技术	量产时间
NVIDIA	Hopper（H100/H200）	CoWoS-S	2023-2024年
NVIDIA	Blackwell（B100/B200）	CoWoS-L Gen1	2024年Q4
NVIDIA	GB200	CoWoS-L Gen1	2025年
NVIDIA	Rubin	CoWoS-L Gen2	2026年
NVIDIA	Rubin Ultra	CoWoS-L Gen3	2027年
AMD	MI300系列	CoWoS-S	2024年
AMD	MI5XX	CoWoS-L Gen3 + A16	2027年
Google	TPU	CoWoS-S/R	持续
Amazon	Trainium/Inferentia	CoWoS-S/R	持续

从Hopper到Blackwell再到Rubin，NVIDIA GPU性能持续大幅提升[1]：

代际	制程技术	封装技术	核心改进
Hopper（H100）	4nm	CoWoS-S	引入Transformer Engine
Blackwell（B200）	4nm	CoWoS-L	双GPU架构，8颗HBM3e
Rubin	3nm	CoWoS-L Gen2	12颗HBM4，新架构
Rubin Ultra	3nm/2nm	CoWoS-L Gen3	9.5x reticle，12+颗HBM4e

---

目前，仅台积电、三星、英特尔等少数厂商具备覆盖先进逻辑芯片制造、中介层加工到封装集成的

[1]。

厂商	技术能力	市场地位
台积电	CoWoS-S/R/L全系列，SoIC，CoPoS开发中	主导地位（AI芯片主要供应商）
三星	类似CoWoS解决方案	追赶阶段
英特尔	Foveros、EMIB等先进封装	积极布局
日月光（OSAT）	先进封装后段制程	重要合作伙伴

• 设备投资重点转移：
  从前端制造转向先进封装[6]
• 封测价值量提升：
  先进封装价值量从前道的70%向后道转移[1]
• 供应链重构：
  产业协作模式从垂直整合转向精密协作[1]

• AI算力持续突破：
  支撑GPT-5等兆级参数AI模型训练[2]
• 数据中心能效提升：
  先进封装降低功耗与延迟[3]
• 成本下降预期：
  CoPoS等技术有望降低单位算力成本[6]

---

1. 封装尺寸持续放大：
   从3.3x向9.5x乃至更大尺寸演进
2. HBM集成量增加：
   从8颗向12颗乃至更多堆叠发展
3. 新材料导入：
   碳化硅中介层、玻璃基板等新材料探索
4. 异质集成深化：
   光子集成、电源集成等多功能集成

时间节点	预期里程碑
2025年	CoWoS-L成为主流技术，产能供需趋于平衡
2026年	CoPoS试点生产，5.5x reticle量产
2027年	9.5x reticle量产，SoW-X开始生产
2028年	CoPoS量产，面板级封装成为新战场
2030年	8-10x reticle目标实现